据业内人士透露,
英伟达已向IC测试插座制造商追加了各种产品的订单。
根据中国台湾经济日报报道,
台积电先进封装COWoS产能吃紧,缺口高达10~20%;台积电委外部分先进封装产能,推升日月光高阶封装产能利用率激增。
多层封装有望成为行业趋势。2012年台积电在与
赛灵思合作过程中便开发了TSV、UBump及RDL技术,并将这一系列技术命名为CoWos Chip-on-Wafer-on-Substrate) 。CoWos工艺增加了封装复杂度(多层堆叠、pBump)、封装材料(中介层、IC载板)等,达到提升片通信带宽、减少功耗、优化体积等优势,预计也有望提升封测环节的价值量。
Chiplet凭借设计灵活、上市周期短、成本低等优势,成为全球延续“摩尔定律”重要路径之一。近年来国际厂商积极推出相关产品,比如AMDMilan-X、英伟达H100
苹果M1Utra
英特尔SapphireRapids、
华为鲲鹏920等。Chiplet实施关键之一在于先进封装技术的实现,因此对封装设备提高了要求及需求。封装设备需求增加: 例如研磨设备增加(晶圆需要做的更薄)、切设备需求增加、固晶设备增加(Dieond要求更高);新设备需求:如凸块(bump)工艺涉及到曝光、回流焊等设备等。先进封装设备包括刻蚀机、光刻机、PVD/CVD、涂胶显影设备、清洗设备等。Chiplet技术为保证芯片良率,购置检测设备的数量将大幅增加。Chiplet需要的测试机数量将远高于Soc芯片测试机。目前Soc片测试对于可能数模混合的低成本
存储芯片等采用抽检方式,而Chiplet技术为保证最后芯片的良率,需保证每个Chiplet的die有效,将对每个die进行全检。
通富微电,
长电科技,
华天科技,
晶方科技…